IDE:整合開發環境
專案內的src存放程式碼檔案
java編譯時要家副檔名,執行時不加副檔名
attributes屬性 眼睛看到物件所呈現的東西,例如尺寸 大小 顏色
operations 操作動作 運作 與物件互動所產生的行為 例如手機=>打電話是一個功能,上網是一個功能,傳簡訊是一個功能
2013年10月31日
2013年10月29日
FPGA 筆記
Behavior 行為式
常用之區塊有
initial區塊 => 用於模擬，模擬時間 再有時機或有事件時才會執行
always區塊 => 可用於合成及模擬 持續一直執行
ex
always@(clk)
q=d;
或
always@(posedge clk or negedge rst_)
if(~rst_) q=0;
else q=d;
always@(posedge clk or posedge rst_)
if(rst_) q=0;
else q=d;
negedge配合~rst_ posedge配合rst_
常用之區塊有
initial區塊 => 用於模擬，模擬時間 再有時機或有事件時才會執行
always區塊 => 可用於合成及模擬 持續一直執行
ex
always@(clk)
q=d;
或
always@(posedge clk or negedge rst_)
if(~rst_) q=0;
else q=d;
always@(posedge clk or posedge rst_)
if(rst_) q=0;
else q=d;
negedge配合~rst_ posedge配合rst_
FPGA重點整理
- 使用參數：大寫表示常數，小寫表示信號變數
- [大：小]
- Verilog語法中忽略 空格 tab 換行
- 大小寫代表不同的識別字
- $monitor連續監視變數
- $display僅被呼叫一次
- $finish結束模擬
- integer 整數 parameter 參數
- always內之輸出變數必用reg宣告
- 不可交=將任意值直接指定給暫存器 reg
- 運算式等號右邊較位元數大於左邊位元數，則右邊較高之位元捨去，而左邊位元大於右邊位元數，則右邊位元補0至與左邊位元數相同
- y=s?a:b s=1時y=a s=0時y=b
- a={4{2'b01}}; a=8'b01010101;
- a={a,2{a,b,c}}; a={a,a,b,c,a,b,c};
- 要記得實體化模組
- module XXX (); 後面要加分號
- endmodule 後面不加分號
- 依順序與依名稱之差異
- <資料型態><位元><變數名稱><陣列長度>; reg [3:0] data [7:0];//8個4位元之暫存器data
- initial 內之程式碼僅執行一次，多個initial區塊時，則會並行執行
- always 內之程式碼將重複執行 碰到$finish、$stop停止
- 測試模組reg對input wire對output
- 測試平台之模組宣告不加 ，輸出入變數
- 測試磨阻止需要宣告設計本體input output為reg wire其餘的不用宣告
- 測試平台模組內的輸出入宣告變數(reg wire)，要與實體或模組（）內的變數一致
- out [3:0] a,b; 表a,b皆為4位元output
- 變數名稱第一個字元不不可以是數字
- if、case必在always內
- always@(posedge clk or posedge rst) 非同步rest
FPGA 3對8解碼器
3對8解碼器
增值表：
d2
|
d1
|
d0
|
y7
|
y6
|
y5
|
y4
|
y3
|
y2
|
y1
|
y0
|
0
|
0
|
0
|
1
|
1
|
1
|
1
|
1
|
1
|
1
|
0
|
0
|
0
|
1
|
1
|
1
|
1
|
1
|
1
|
1
|
0
|
1
|
0
|
1
|
0
|
1
|
1
|
1
|
1
|
1
|
0
|
1
|
1
|
0
|
1
|
1
|
1
|
1
|
1
|
1
|
0
|
1
|
1
|
1
|
1
|
0
|
0
|
1
|
1
|
1
|
0
|
1
|
1
|
1
|
1
|
1
|
0
|
1
|
1
|
1
|
0
|
1
|
1
|
1
|
1
|
1
|
1
|
1
|
0
|
1
|
0
|
1
|
1
|
1
|
1
|
1
|
1
|
1
|
1
|
1
|
0
|
1
|
1
|
1
|
1
|
1
|
1
|
1
|
卡諾圖：
2013年10月21日
Excel 2013/10/21
PIVOT =>樞軸、樞扭
Raw Material => 原始資料 以不動原始資料為準把資料取出來作更正、查詢為優
Horizontul => 水平
Vertical => 垂直
HLOOKUP => 看水平查垂直
VLOOKUP => 看垂直查水平
Vector => 向量
Transpose => 轉置
NA => not available
選擇性貼上 1.可把表格 transpose 2. word poerpoint互相資料複製時
S.A. system analysis 系統分析
programmer
Raw Material => 原始資料 以不動原始資料為準把資料取出來作更正、查詢為優
Horizontul => 水平
Vertical => 垂直
HLOOKUP => 看水平查垂直
VLOOKUP => 看垂直查水平
Vector => 向量
Transpose => 轉置
NA => not available
選擇性貼上 1.可把表格 transpose 2. word poerpoint互相資料複製時
S.A. system analysis 系統分析
programmer
FPGA 上課筆記
程序指定(procedural assignment)
變數名 = 延遲 運算式;
ex wire [2:0] a,b;
wire [2:0] sum;
wire c;
{c,sum}= a+b;
使用"="號指定方式為阻斷式(blocking)
變數名 = 延遲 運算式;
ex wire [2:0] a,b;
wire [2:0] sum;
wire c;
{c,sum}= a+b;
使用"="號指定方式為阻斷式(blocking)
2013年10月20日
編譯模組備忘
Step 1. Download
Step 2. # mv hybrid-v35_64-nodebug-pcoem-6_30_223_141.tar.gz README.txt /usr/local/src/
Step 3. # mkdir hybrid_wl
Step 4. # tar xva -f ../hybrid-v35_64-nodebug-pcoem-6_30_223_141.tar.gz
Step 5. # make clean
Step 6. # make
Step 2. # mv hybrid-v35_64-nodebug-pcoem-6_30_223_141.tar.gz README.txt /usr/local/src/
Step 3. # mkdir hybrid_wl
Step 4. # tar xva -f ../hybrid-v35_64-nodebug-pcoem-6_30_223_141.tar.gz
Step 5. # make clean
Step 6. # make
2013年10月19日
Excel 2013/09/16 工作表複製 刪除範圍內空白儲存格 圖表設定
-----將別的sheet資料複製到另一個sheet-----
假設要把sheet1的學年度複製到sheet2
step1.先點選要複製到sheet2的儲存格
假設要把sheet1的學年度複製到sheet2
step1.先點選要複製到sheet2的儲存格
Excel 2013/09/30
吳老師Excel VBA 教學
repeat
left =>判斷左邊儲存格的值，在右邊對應列的儲存格給予值
right=>
char=>character
int=>integer
str=>string
middle
len=>length
raw material =>未處理的資料
underscore => _
slash =>/
back slash => \
http://isvincent.pixnet.net/blog/post/33090285-excel-sumif%2Bcountif%2B%E8%90%AC%E7%94%A8%E5%AD%97%E5%85%83
repeat
left =>判斷左邊儲存格的值，在右邊對應列的儲存格給予值
right=>
char=>character
int=>integer
str=>string
middle
len=>length
raw material =>未處理的資料
underscore => _
slash =>/
back slash => \
http://isvincent.pixnet.net/blog/post/33090285-excel-sumif%2Bcountif%2B%E8%90%AC%E7%94%A8%E5%AD%97%E5%85%83
2013年10月16日
Layout 2013/10/15
psub的bluk只能有一個低電位，假設地為vss，則僅只能有vss不能有vss1等
而psub的vdd高電位可以有很多個
用dnw去隔離psub跟nw與pw
dnw，必要一個power高電位，至少一個電位，也可無限個地（低電位）
nw與dnw重疊時倒通
每個土地上必有固定的電位
而psub的vdd高電位可以有很多個
用dnw去隔離psub跟nw與pw
dnw，必要一個power高電位，至少一個電位，也可無限個地（低電位）
nw與dnw重疊時倒通
每個土地上必有固定的電位
2013年10月13日
Debian Wheezy amd64 install acroread Adobe Reader
Step1. ~# dpkg --add-architecture i386
Step2. ~# apt-get update;apt-get upgrade
Step3. go to download http://get.adobe.com/reader/otherversions/
Step4. # dpkg -i AdbeRdr9.5.5-1_i386linux_enu.deb
Step5. # apt-get install -f
Reference: http://packages.debian.org/wheezy/ia32-libs
Step2. ~# apt-get update;apt-get upgrade
Step3. go to download http://get.adobe.com/reader/otherversions/
Step4. # dpkg -i AdbeRdr9.5.5-1_i386linux_enu.deb
Step5. # apt-get install -f
Reference: http://packages.debian.org/wheezy/ia32-libs
2013年10月7日
2013年10月6日
2013年10月5日
2013年10月3日
2013年10月1日
Layout 2013/10/1
shift+C =>剪裁面積
P+F3
F6=>畫線時按F6可以改變角度
案又見選轉
contact=>用於連結不同材質
metal畫斜線用18
檔名不能有- .
用R畫線配合按G
放節點字母可以一次放很多個字
metal1與metal2線路要垂直
metal2與metal3線路要垂直
.
.
P+F3
F6=>畫線時按F6可以改變角度
案又見選轉
contact=>用於連結不同材質
metal畫斜線用18
檔名不能有- .
用R畫線配合按G
放節點字母可以一次放很多個字
metal1與metal2線路要垂直
metal2與metal3線路要垂直
.
.