硬體描述語言 作業

102-1學期  硬體描述語言 作業(3) 4A037052_蘇偉諺

2.     請寫出Verilog模組(module)之架構。

    module 模組名(輸出入變數名);

    <輸出入宣告;>

    <節點宣告;>

    <模組內部結構>

    endmodule

3.      請寫出模組實體化(module instantiation)之作法。

    //待測模組實體化

    待測模組名稱 實體化名(測試訊號);

4.      請問如何使用verilog語法表示8位元數值99?

(A)   以16進制表示 

8'h63

(B)   以10進制表示 

8'd99

(C)   以2進制表示  

8'b01100011

5.      請寫出以下指令之用法與用途。

(A)   Assign       

用於組合邏輯輸出之指派。

(B)   $dumpfile

指定vcd檔案的名稱。

(C)   $dumvars 

指定需要紀錄到vcd檔案中的信號。

(D)  Initial

用於模擬起始設定元件內部之信號值，監視信號動作過程相關信號之波形、數值，initial區塊內中的敘述僅會執行一次。

(E)   Always

always@(感測列sensitive list)

  begin

    運算式1;

    運算式2;

         .

         .

  end

當感測列內之訊號有變化時，會執行運算式1、運算式2.....

感測列之語法有二

  1.訊號1 or 訊號2 or ...... 訊號n

     (變數)     (變數)

  2.posedge/negedge  時脈訊號 <or posedge/negedge 重置訊號>  end

                                                              可省略

always區塊中的敘述將重複的被執行

6.      請問如何使用verilog語法表示以下之變數?

(A)   8位元輸入addr                        

input [7:0] addr;

(B)   12位元輸出pwm                     

output [11:0] pwm;

(C)   16位元內部接線(wire)節點sum  

wire [15:0] sum;